systemverilog case range